PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2000-299438

(43) Date of publication of application: 24.10.2000

(51)Int.CI.

H01L 27/04

H01L 21/822

H01L 21/82 H04B 1/38

(21)Application number: 11-107545

(71)Applicant : HITACHI LTD

(22)Date of filing:

15.04.1999

(72)Inventor: TAKIGAWA KUMIKO

TANAKA SATOSHI HASHIMOTO TAKASHI


OKABE YOSHIYUKI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To improve the gain and noise characteristics of a semiconductor integrated circuit by providing a low-noise amplifier at the position where the distances from outside-package pins to pads become the shortest.

SOLUTION: A low-frequency-band low-noise amplifier 121 and a high- frequency-band low-noise amplifier 123 are respectively supplied with stable bias currents from their bias circuits 125 and 126. The bias currents are supplied to the amplifiers 121 and 123 after the currents are converted into bias voltages by means of a bias resistor 122 for low-frequency-band low-noise amplifier and a bias resistor 124 for high-frequency-band low-noise amplifier. The circuits of the amplifiers 121 and 123 are arranged between the output pin 103 of the amplifier 121 and the input pin 109 of the amplifier 123 so as to make the distances from the front ends of the outside-package pins of the amplifiers 121 and 123 to pads the shortest. In addition, the grounding pins of the



amplifiers 121 and 123 are prevented from being arranged adjacently to each other. Therefore, the adverse effect of transformer coupled connector between the pins can be reduced and, accordingly, the gain and noise characteristics of a semiconductor integrated circuit can be improved.

LEGAL STATUS

[Date of request for examination]

17.09.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] [Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-299438 (P2000-299438A)

(43)公開日 平成12年10月24日(2000.10.24)

(51) Int.Cl.7		識別記号		FI			5	7Jド(参考)
H01L	27/04	-		H01L	27/04		E	5 F 0 3 8
	21/822			H04B	1/38			5 F 0 6 4
	21/82		10	H01L	21/82	•	P	5 K O 1 1
H V V B	1 /38							

審査請求 未請求 請求項の数10 OL (全 7 頁)

•	•	
(21)出願番号	特願平11-107545	(71)出願人 000005108
		株式会社日立製作所
(22)出願日	平成11年4月15日(1999.4.15)	東京都千代田区神田駿河台四丁目 6 番地
		(72) 発明者 滝川 久美子
	•	東京都国分寺市東恋ケ窪一丁目280番地
		株式会社日立製作所中央研究所内
		(72)発明者 田中 聡
		東京都国分寺市東恋ケ窪一丁目280番地
	•	株式会社日立製作所中央研究所内
		(74)代理人 100075096
	**	弁理士 作田 康夫
	•	


最終頁に続く

(54) 【発明の名称】 半導体集積回路

(57) 【要約】

【課題】デュアルバンド送受信用半導体集積回路の低雑 音増幅器と受信ミキサの周波数特性を劣化させない。

【解決手段】低雑音増幅器のパッケージ外ピン先端から パッドまでの距離が最短となる位置に低雑音増幅器を配 置する。接地ピン同士、及び高周波信号ピン同士が隣接 しない配置とする。低雑音増幅器の接地ピンと、バイア ス回路の接地を分ける。高周波信号線同志が交差しない ピンレイアウトとする。



示されている。これは、デュアルバンド送受信IC向けに2つの低雑音増幅器を1チップ化し、TSSOP20ピンパッケージに封印したもので、送受信系全体を内蔵した構成でない。なお、信号線や接地線等とパッドの対応は不明である。また、低雑音増幅器を内蔵した送受信ICの一例が、Michiel Steyaert et al. 「A single-Chip CMOS Transceiver for DCS1800 wireless Communications」ISSCC 1998、pp. 48-49、p. 411である。これは、送受信回路を1チップ化したものであるが、デュアルバンドに適用するものでない。信号線や接地線等とパッドの対応は10不明である。また、使用しているパッケージも不明である。

[0004]

【発明が解決しようとする課題】本発明では、図4で示したデュアルバンド向けの送受信回路チップ401に低雑音増幅器402a、及び402bを新たに内蔵した。この場合に、パッケージにおけるピンレイアウト上の課題が発見された。なお、本発明では、パッケージは4面にピンが配置されているQuad Flat package (以下、QFPと称す)を用いた。

【0005】第一の課題は、低雑音増幅器をQFPのリードピンのうち長いリードピンに長いポンディングワイヤでポンディングするようなレイアウトとすると、寄生インダクタンスによる負帰還量が大きくなり、高周波利得と雑音特性が劣化する、というものである。

【0006】第二の課題は、ICのピン間のトランス結合や、ICを実装する多層基板上の配線交差によるトランス結合で同様にICの高周波特性が劣化する、というものである。

【0007】第三の課題は、低雑音増幅器における寄生 30 容量と寄生インダクタンスにより発振が発生する場合がある、というものである。

【0008】本発明の目的は、デュアル送受信向けIC回路に内蔵する低雑音増幅器の高周波特性を劣化させないピンレイアウトを提供することにある。

[0009]

【発明の実施の形態】以下、本発明の実施例を図1に示す。図中の100は、本発明を適用するデュアルバンド送受信ICのQFPである。123は図4の高周波数バンド低雑音増幅器402aに相当するものであり、12401は図4の低周波数バンド402bに相当するものである。118は、図4で示す高周波数バンド受信ミキサ403aに相当し、119は、図4の低周波数バンド受信ミキサ403bに相当する。

4

低雑音増幅器用バイアス抵抗124によって、それぞれ バイアス回路からのバイアス電流がバイアス電圧に変換 されて低雑損増幅器に供給される。103は低周波数バ ンド低雑音増幅器の出力ビン、104は低周波数パンド 低雑音増幅器の接地ピン、105は低周波数バンド低雑 音増幅器の入力ピン、106及び108は高周波数パン ド低雑音増幅器の接地ピン、107は高周波数パンド低 雑音増幅器の出力ピン、109は高周波数バンド低雑音 増幅器の入力ピン、129は送信回路ブロックの電源ピ ン、130は送信回路ブロックの接地ピンである。12 9及び130はパイアス回路125と126の電源、接 地でもある。127はデュアルバンド受信ミキサ部であ り、高周波数パンド受信ミキサ118、低周波数パンド ミキサ119、及び両受信ミキサに局部発振信号を供給 する局部発振信号用増幅器120からなる。101、1 02は高周波数バンド受信ミキサ入力ピン、110、1 11は低周波数パンド受信ミキサ入力ピン、112はミ キサ回路接地ピン、113はミキサ回路電源ピン、11 4、115はミキサ回路出力ピン、116及び117は 局部発振信号入力ピンである。142は電源で、ピン1 13及びピン129を介し受信ミキサ、送信回路に電源: 電圧を供給すると共に、低雑音増幅器に出力整合回路1 31を介して電源電圧を供給する。

【0011】以下、本発明のピンレイアウトの特徴について説明する。

【0012】第一に、低雑音増幅器のパッケージ外ピン 先端からパッドまでの距離が最短となる位置に低雑音増 幅器の回路を設ける。このようにすることでリードピン とボンディングワイヤの寄生インダクタンスによる負帰 還の効果が低減し、利得、雑音特性が劣化を防止する。 本実施例では、103から109ピンに配置すること が、パッケージ外ピン先端から、低雑音増幅器の距離が 最短となるケースである。

【0013】なお、これらのピンの中で上記距離が最短のものはピン106であり、低雑音増幅器を形成するバイポーラトランジスタのエミッタが接続されている。

【0014】第二に、複数の低雑音増幅器の接地ピン同士は互いに隣り合わないようにした。本実施例では、高周波数バンド低雑音増幅器123の接地ピンは2本であり、そのため、寄生インダクタンスによる負帰還の効果が半減し、高利得が得られる。図5に接地したボンディングワイヤとリードピンとの等価回路を示す。502は集積回路基板である。503はその上に作られる集積回路あり、ここでは低雑音増幅器である。パッケージ支持部材501の上にあるリードピン506は、ボンディングワイヤ505で低雑音増幅器の接地のパッド504と接続される。このときの等価回路は、507で示される逆符号のトランス結合となり、一方のリードピンに流れる電流は他方のリードピンの電流を減少させる作用をする。このため、隣接したリードピンを2本用いた場

7

ン、その隣に第二の受信ミキサの入力ピン、その隣に第一の受信ミキサに接続する低雑音増幅器の入出力ピン、その隣に第二の受信ミキサに接続する低雑音増幅器の入出力とンが並ぶようにすることである。

[0023]

【発明の効果】本発明は、第一に、低雑音増幅器のパッケージ外ピン先端からパッドまでの距離が最短となる位置に低雑音増幅器の回路を設けることで利得及び雑音特性が向上された。第二に、2つの低雑音増幅器の接地ピン,高周波信号ピン配置を隣り合わない様にして、ピン 10間でのトランス結合が低減された。第三に、受信ミキサと低雑音増幅器の多層実装基板で信号配線が交差しないピンレイアウトで配線間のトランス接合が低減された。第四に、低雑音増幅器の電源と接地ピンと、バイアス回路の電源、接地ピンを分けて、発振が低減された。

【図面の簡単な説明】

【図1】本発明の実施例。

【図2】パッケージの寄生素子を含み、バイアス回路が 低雑音増幅器の接地ノードを持った場合の回路例。

【図3】レイアウト構成例。

【図4】従来の移動体通信向け、デュアルバンド対応送 受信用半導体集積回路。

【図5】隣接したボンディングワイヤ、リードピンと等 価回路。

【符号の説明】


- 100…デュアルバンド送受信ICのパッケージ
- 101 102…高周波数パンド受信ミキサ入力ピン
- 103…低周波数パンド低雑音増幅器、出力ピン
- 104…低周波数パンド低雑音増幅器、接地ピン
- 105…低周波数バンド低雑音増幅器、入力ピン
- 106…高周波数バンド低雑音増幅器、接地ピン
- 107…高周波数バンド低雑音増幅器、出力ピン
- 108…高周波数バンド低雑音増幅器、接地ピン
- 109…高周波数パンド低雑音増幅器、入力ピン
- 110、111…低周波数パンド受信ミキサ入力ピン
- 112…ミキサ回路接地ピン
- 113…ミキサ回路電源ピン
- 114、115…ミキサ回路出力ピン
 - 116、117…局部発振信号入力ピン
 - 118…高周波数バンド受信ミキサ
 - 119…低周波数バンド受信ミキサ
 - 120…局部発振信号用增幅器
 - 121…低周波数パンド低雑音増幅器用トランジスタ
 - 122…低周波数バンド低雑音増幅器用バイアス抵抗
 - 123…高周波数バンド低雑音増幅器用トランジスタ
 - 124…高周波数バンド低雑音増幅器用バイアス抵抗
 - 125…低周波数バンド低雑音増幅器用バイアス回路
 - 126…高周波数バンド低雑音増幅器用バイアス回路
 - 127…デュアルバンド受信ミキサ回路部
 - 128…送信回路ブロック

8

- 129…送信回路ブロック電源ピン
- 130…送信回路ブロック接地ピン
- 131…低雜音增幅器用出力整合回路
- 132…低雜音增幅器用入力整台回路
- 133…帯域通過フィルタ
- 134…帯域通過フィルタ
- 135…低周波数パンド入力端子
- 136…高周波数パンド入力端子
- 137…ミキサ入力整合回路用インダクタ
- 138、141…ミキサ入力整合回路用容量
- 139、140…信号線交叉点
- 201…低雑音増幅器用トランジスタ
- 202…寄生素子としてのボンディングワイヤとパッケージのリードピン
- 203…バイアス回路
- 204…低雑音增幅器入力点
- 205…コレクタバイアス電位
- 206…電源電位
- 207…接地
- 208…バイアス回路の等価回路としての容量、C2
 - 209…トランジスタベース、エミッタ間容量、C1
 - 210…ベース、エミッタ電位
 - 211…ポンディングワイヤとパッケージリードの等価 回路としてのインダクタ、L
 - 212…相互コンダクタンス、gm
 - 300…送受信 I Cチップ
 - 301…高周波数バンド及び低周波数バンド低雑音増幅 器のレイアウト
 - 302…高周波数バンド及び低周波数バンド受信ミキサ
- 30 回路のレイアウト
 - 303…送受信ICのQFP
 - 304…チップ接着面の支持材
 - 305…チップ接着面
 - 306、307…高周波数バンド受信ミキサ入力ピン
 - 308…低周波数バンド低雑音増幅器、出力ピン
 - 309…低周波数バンド低雑音増幅器、接地ピン
 - 310…低周波数バンド低雑音増幅器、入力ピン
 - 311…高周波数バンド低雑音増幅器、接地ピン
 - 312…高周波数バンド低雑音増幅器、出力ピン
- 0 313…高周波数バンド低雑音増幅器、接地ピン
 - 314…高周波数バンド低雑音増幅器、入力ピン
 - 315、316…低周波数パンド受信ミキサ入力ピン
 - 317…ミキサ回路接地ピン
 - 318…ミキサ回路電源ピン
 - 319、320…ミキサ回路出力ピン
 - 321、322…局部発振信号入力ピン
 - 323…送信回路ブロック電源ピン
 - 324…送信回路ブロック接地ピン
 - 325…ポンディングワイヤ
- 50 401…高周波部と中間周波数帯を含むIC回路

【図5】

図5



フロントページの続き

(72) 発明者 橋本 孝

東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内

(72) 発明者 岡部 義行

東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 Fターム(参考) 5F038 AZ06 BE07 BH11 BH19 CA03

CA10 CD02 CD03 CD05 DF01

EZ20

5F064 AA01 BB22 CC02 DD42

5K011 AA00 AA03 AA15 AA16 CA00

DA03 DA06 DA12 JA01 JA03

KA04 KA13 KA18